Різниця між структуру і союзу в системі Verilog

P

polu

Guest
HI, Може хто-небудь пояснити різницю між структурою і союзів в системі Verilog і причина для існування, і інше. Дякуємо.
 
Привіт .. спілок моделюються тільки один раз. Вони зазвичай використовуються для intializing якісь спогади, цінності і т.д. .. Структур само корисно, як вони були на мові C
 

Welcome to EDABoard.com

Sponsor

Back
Top