Решеточние xPLD

J

jay_ec_engg

Guest
Привіт freinds ..
мати будь працювала на решітці xPLD ...наскільки добре воно для установки ..хау і в isplever інструмент??це комфортно?

 
У XPLD досить гнучким.Я виявив, що встановлення конструкції в STD CPLD складніше, ніж установка в XPLD.
Я зараз ispLEVER 4.2 - проходить гладко

Привіт,

 
HI jay_ec_engg,
Будьте carefule, якщо ви використовуєте XPLD ресурс
оперативної пам'яті.Він зробить П Р
И труднощі.І не спробує заблокувати PIN самі, нехай програмного привласнити собі шпильки.
І використовувати пізніше, ніж версія 4.1.Спробуйте використовувати 3-й частині EDA програмного забезпечення відповідно до ЛПВЩ, а потім за допомогою важеля для складання EDF файлу.

 
Привіт my_garden ..

Чи є які-небудь труднощі у визначенні штирями самі?
Я вже присвоїти штирями апаратних ..та кодування становить половину шляху ...

Ответьте мне

Jay

 
Привіт Jay_ec_engg,
Якщо ви не маєте права використовувати XPLD
пам'яті ресурсу, вам не потрібно турбуватися призначення шпильки.
Тому що баран ресурсу витрачати надто багато ресурсів маршрутизатора.

 
Чи знаєте ви про SRAM конфігурацією варіант з XPLD?
Як саме ми можемо здійснити це?
ОЗУ у якого йде про це SRAM для конфігурації або RAM використовується для нашої програми?

Jay

 
HI Jay,
Барана я говорю про це баран, який configed з MFB.
XPLD може бути запрограмований як CPLD.Не для догляду її конфігурації прогресу.

 
Ей Джей тепер ви можете спробувати з Lattice XP пристрій, як його кращий опівдні летких FPGA Нескінченні раз reconfigurable ..спробувати, що з ..Якщо вам потрібна hekp lemme знаю

 
Havae U використав цей FPGA??Я почув про це, але не отримують жодної відповіді від інших про те, яким хорошим це робити ... У знайти гнучкі і легко?

 
Привіт Jay,
XP і ХВ є новими продуктами решітки.Ці два продукту використовують один і той же XP технології як XPLD.Але вони набагато дешевше, ніж XPLD.Вони всі LUT базі пристрою.XP є акцент на недорогих FPGA, ХВ є акцент на великих CPLD.

 
XPLD це просто назва, яка Решеточние використовував розрізняти пристрої
сім'ї та стандартний CPLD.
Цей пристрій має FPGA I / O варіантів
пам'яті та PLL's, а також налаштувати через паралельний UP автобусі крім стандартного JTAG / B-Scan.

Привет

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top