M
mhrnaik
Guest
Здравствуйте,
Я проектування підсилювача, що має включати і вимикати приблизно 30 разів на секунду.Підсилювач складеному Каскодний підсилювач операційні підсилювачі з 2 отримати підвищення етапів.Коли я запускати симуляції, я отримую дуже хороші результати для об'єму і джерело для всіх транзисторів, з'єднаних разом.Зараз я малюю макет цього підсилювача.
Як я розумію, якщо є ізоляційний шар п-а / б підкладкою чіпа і підкладки (P-) шар NMOS, я повинен бути штраф коротке замикання цих двох conenctions разом.Може бути, я повинен використовувати глибокі N-шар і ч / б підкладкою чіпа і NMOS підставу?
Якщо це так, може хто-небудь сказати мені, що мета цього ізоляційний шар служить?Спасибо.
Я проектування підсилювача, що має включати і вимикати приблизно 30 разів на секунду.Підсилювач складеному Каскодний підсилювач операційні підсилювачі з 2 отримати підвищення етапів.Коли я запускати симуляції, я отримую дуже хороші результати для об'єму і джерело для всіх транзисторів, з'єднаних разом.Зараз я малюю макет цього підсилювача.
Як я розумію, якщо є ізоляційний шар п-а / б підкладкою чіпа і підкладки (P-) шар NMOS, я повинен бути штраф коротке замикання цих двох conenctions разом.Може бути, я повинен використовувати глибокі N-шар і ч / б підкладкою чіпа і NMOS підставу?
Якщо це так, може хто-небудь сказати мені, що мета цього ізоляційний шар служить?Спасибо.