Проектування PLL з FPGA на остаточний проект року!

[arbalez]

Я хочу ваша думка з проектування повністю цифровий петля фазового автопідстроювання частоти. це досить легко остаточний проект року? або чи варто бути остаточний проект року? мій викладач сказав, що це легко проектувати такі PLL з FPGA. і аналоговий набагато жорсткіше. так що я повинен продовжувати або дизайн аналоговий? ласка, пишіть ваші пропозиції. TQ.

 

[arunragavan]

а дизайн ADPLL цікаве простий .. а у WOT повинні зрозуміти, є основними блоками, buildin в ADPLL Перший ПФО потім фільтр низьких частот і, нарешті, DOC - цифрового управління осцилографа. Спробуйте імітувати ці блоки у wud отримати вихід для ур ADPLL .. обидві фази і частоти має до упору. У мене є деякі матеріали по ADPLLs .. я можу завантажити їх при необхідності. з повагою,

 

[arbalez]

я думаю, я в ній потребує. чи можете ви завантажити файли? цей лист VHDL код для adpll суєті один? спасибі.

 

[arunragavan]

Ну ось документ, який містить інформацію про фазу ADPLLs цифровий автопідстроювання частоти Майк Делонг 13 травня 2004 Тема тема для цього технічного документа буде FPGA впровадження цифрового поетапне автопідстроювання частоти. Сподіваюся, це допоможе вам з повагою,