Проблеми під час ініціалізації

[tariavo]

при імітації цього Spice схеми у мене темні результат:
виході дорівнює 1,2 і 1,7.
Але, схоже, буде 0 (відкриті транзисторів n-МОП).
Що сталося?

Інформація:
моделюється з hsim,
Spice файлу:
**********************************************
. Lib "/ home/airat/1/lib/L130E_HS12_V241.lib" ТТ

M1 VSS VDD з VSS N_12_HSL130E L = 0.18uw = 0.840u
R1 з VDD 1000000

VVDD VDD 0 1.2V
VVSS GND 0 0V

. Міру DC V_OUT середн в (з)

. О. К. VVDD 1,2 2 0,5

. Кінця
**********************************************

спасибо!

 

[zhongdg]

Привіт, що сигнал і в чому ви хочете імітувати?
Я не розумію, чому ви просочуються VDD і немає сигналу в порту?

 

[tariavo]

Ах, так: немає сигналу в змодельованих файл з ім'ям "у регіоні".Справді, це ворота, і як ви можете бачити з Spice файлу завжди VDD.

Мета полягає в моделюванні розумію ..
на виході повинна бути 0, але я завжди дивитися VDD:

Ворота = VDD, транзистор NMOS => Open транзистора => V (сток) ~ V (джерело) = 0.
але VDD It!
Якщо виключити резистор виході 0.Але різної резистор не впливає на результат.Додано через 16 хвилин:Ісус!
Я недбало!

Проблема полягала в:
VSS у використанні транзисторів декларації:
"М1 VSS VDD з VSS N_12_HSL130E L = 0.18uw = 0.840u"

Земля і використання в якості підстави точка:
VVSS GND 0 0V

Спасибо всем.
Проблема вирішена.