Проблема з LVTTL / стружки розгалуження LVCMOS

[EDA_hg81]

Слідувати, 1-к-2 LVCMOS / LVTTL буфера розгалуження ланцюга.

Вхід годинник 30MHz годинник, який працює прекрасно.

Clock1 направляється в FPGA, Clock3 і Clock4 направляються два D Flip Flops (74HCT173DB, 112).

Але чому потужністю від 5 контактний і виведенням 8 розгалуження чіп не вистачає?

 

[keith1200rs]

У вас все зондіруемой чіп шпильки, щоб перевірити всі входи і влади у мене гарна зовнішність?Схема виглядає чудово.Спробуйте видалити все може бути завантаження годинник заходів.

Keith.