D
deepu_s_s
Guest
HI,
Це запиту.
У
пам'яті контролера потрібно дизайн для CAN інтерфейс, який присутній на FPGA.Це дозволить контролювати передачу даних з використанням CAN інтерфейс, так що не буде двох інтерфейсів.
* По-контролер інтерфейсу сторону, де контролер буде діяти як майстер і інтерфейс, як работоргівля.
* На процесор-контролер стороні, де процесор є господарем і контролером, работоргівлі.
Так ефективно, контролер пам'яті, блок буде між процесором і інтерфейсу.
Тут я буду з допомогою CAN інтерфейс і будуть використовувати Microblaze процесора, який є на EDK.Мій запит, що є основною сполучною ланкою між процесором (Microblaze) і контролер пам'яті.Будь ласка, допоможіть мені, як можна швидше
Спасибо та найкращими побажаннями
Діпак
Це запиту.
У
пам'яті контролера потрібно дизайн для CAN інтерфейс, який присутній на FPGA.Це дозволить контролювати передачу даних з використанням CAN інтерфейс, так що не буде двох інтерфейсів.
* По-контролер інтерфейсу сторону, де контролер буде діяти як майстер і інтерфейс, як работоргівля.
* На процесор-контролер стороні, де процесор є господарем і контролером, работоргівлі.
Так ефективно, контролер пам'яті, блок буде між процесором і інтерфейсу.
Тут я буду з допомогою CAN інтерфейс і будуть використовувати Microblaze процесора, який є на EDK.Мій запит, що є основною сполучною ланкою між процесором (Microblaze) і контролер пам'яті.Будь ласка, допоможіть мені, як можна швидше
Спасибо та найкращими побажаннями
Діпак