Потрібна допомога у проведенні вибірки та дизайн

S

shineqi

Guest
Я desinged приклад проведення схеми для ADC.

Якщо я введення 1V Vpp, я не можу отримати 1в Vpp від виробництва.

Але якщо я введення 500mv Vpp, я можу отримати правильний відбір проб 500mv Vpp від виробництва.

Що є причиною причиною цієї проблеми?

Не вистачає прибутку чи не вистачає вихідних гойдалки або інші?

BTW: Як імітувати пер отримати за ОТА і про те, як імітувати висновок гойдалки?

Спасибо

 
Чи можете ви specifiy какова Ваша VDD?Ви можете додати знімок зразка
І схема, яка проведе вас проектування.

Ви можете додати трохи докладніше про те, що частота вашого планують керувати плеєром S
І H?

У режимі введення загальний спектр можливостей Вашого зразка
І проведе буде причина, швидше за все, за неточних S Н
И операція.В залежності від частоти операцій С
И Н замикання архітектурі відрізняється.Додано через 5 хвилин:Транс Gain?Якщо його один opamp потім додати 100 H індуктивності між випуском і негативні терміналу.Додати 100 F конденсатор від негативних терміналу на землі.Потім виконайте AC моделювання для отримання Відкрити цикл одержання з opamp.

Дотримуватися обмеження вихідного гойдалки, додати вхідного сигналу від 500 мВ Vpp і перевірити виводу при роботі з Opamp у відкритому режимі петлі.В момент, коли отримує сигнал підменю затискає показує ваш результат підменю меж.

Якщо буфер не є оп амп але джерело послідовника або емітером послідовником,
а потім встановлення вихідного загального режиму пунктів відіграє важливу роль в отриманні максимальної свінгу.Ви повинні постаратися виправити його на VDD / 2 з метою забезпечення максимального свінгу.

Якщо її не оп підсилювачі або джерело послідовник, відправити знімок схема ..Я можу дати вам деяку допомогу грунтується на знімку ...

 
[/ IMG]

<img src="http://images.elektroda.net/29_1244718127.jpg" border="0" alt=""/>

<img src="http://images.elektroda.net/41_1244718703_thumb.gif" border="0" alt=""/> Я використав перший структура робити проби і проводить.

Я знайшов декілька проблем в цій citcuit.

1.Vin не рівні за VIN-ОТА і Є тридцять
М.В. різницю між ними.

2.З виведення діаграми, він відходів надто багато часу, щоб почати дозволяти і не може отримати різке імпульсний вихід.вона може casue помилку вибірки.

Як я можу займатися ними?

Спасибо [/ IMG]Додано через 9 хвилин:це 1.2V VDD

 
Напруга в буфер дизайн, люди, як правило, піклується про вихід напруги гойдалки і ігнорує вхідний гойдалки, наприклад, нормальний ФП типу N з діфф парі упередженим та поточний дзеркало пристрою,
пов'язані як напруга буфера, він може працювати тільки на напругу більше, ніж Vtn
200 мВ Idsat_mirror, використовувати одну й ту ж саму філософію, щоб перевірити вашу напруга буфера.

 
Якщо ви бачите explaning він більш чітко?Як я можу покращити свій вхідний діапазон?

Спасибо

 

Welcome to EDABoard.com

Sponsor

Back
Top