C
caosl
Guest
Привет, все
У мене є питання про логіку анулювання МАШ Sigma Delta Modulator (МУР). Наприклад, з рахунком 2:1 архітектура, як показано на малюнку нижче якого з'явилися в цьому документі:
"CMOS 110 дБ (AT) 40-КС / з програмованою-Gain Chopper стабілізований третього порядку 2-1 Каскад сигма-дельта модулятор для низького енергоспоживання і високою лінійності автомобільних датчиків ASICs", IEEE ЖУРНАЛ твердотільні схеми , VOL.40, NO.11, листопад 2005.
Якщо використовується 5V одного джерела живлення, вихід компаратора має два рівні, ie.0/5V.In логічна схема скасування, після завоювання етап, який посилення 2, це не можливо досягти рівня 0/10V.Тепер, на моє питання в тому, що який був реалізований цей виграш 2.
Надії Sombody може мені допомогти у ліквідації цієї doubt.Thanks заздалегідь.
У мене є питання про логіку анулювання МАШ Sigma Delta Modulator (МУР). Наприклад, з рахунком 2:1 архітектура, як показано на малюнку нижче якого з'явилися в цьому документі:
"CMOS 110 дБ (AT) 40-КС / з програмованою-Gain Chopper стабілізований третього порядку 2-1 Каскад сигма-дельта модулятор для низького енергоспоживання і високою лінійності автомобільних датчиків ASICs", IEEE ЖУРНАЛ твердотільні схеми , VOL.40, NO.11, листопад 2005.
Якщо використовується 5V одного джерела живлення, вихід компаратора має два рівні, ie.0/5V.In логічна схема скасування, після завоювання етап, який посилення 2, це не можливо досягти рівня 0/10V.Тепер, на моє питання в тому, що який був реалізований цей виграш 2.
Надії Sombody може мені допомогти у ліквідації цієї doubt.Thanks заздалегідь.