Питання по CDR

[easytarget]

Привіт,
Я повинен Design CDR і в мене є кілька питань, я хотів би отримати вашу допомогу.
1 один (простий): Я думав про використання LC VCO, так як я можу побудувати ємності проти vcontrol, ви знаєте, як на картинці додається, використовуючи HSPICE або переважно каденцію.Спасибо.

Edit: На жаль, я не знаю, чому я не можу додати зображення, але про те, що крива, яка показує, виснаження та інверсії регіоні, як збільшення напруги на затворі в NMOS, ви це знаєте

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Посмішка" border="0" />

 

[khouly]

U можна побудувати ємності, за допомогою параметра симуляції або AC simaltiuon
просто підмітати контролю напруги
і отримати вхідний опір, то уявна частина дорівнює 1 / (2 * PI * F * C)
U Know F то і можна отримати C

або в керівництві HSPICE є anonther способом POLT Cv крива шукати там

khouly

 

[layes2]

це право використовувати. AC inhspice імітувати Cap
Я зробив це
Ви також можете використовувати. Tran для імітації