Питання по лінії затримки ~

[ZengLei]

Привіт, всі
У якому ми shuold використання лінії затримки?
Скільки видів ліній затримки в даний час на ринку?
Я хочу, щоб мої затримки сигналу про 0.5ns, я шукав в Інтернеті, можна знайти тільки Максим лінійки затримки, чи є інші виробники пропонують лінії затримки?
Хіба можна відкласти цифровий сигнал про 0.5nanosecond в FPGA?

 

[Guest]

Затримка в діапазоні нс, досягнутий в FPGA легко, як правило, це досить встановити відповідні обмеження часу, але ви також можете вручну вставити логічні клітинки, які знаходяться під захистом синтез атрибутів.Візьмуть участь близько 3 або 4 логічні осередки для затримки 1 нс.

В аналоговому світі, лінії затримки LC є найбільш універсальним для досягнення затримок.Вони також доступні у вигляді запакованих деталей. www.datadelay.com має багатий вибір активних (цифрової логіки), а також пасивної (LC) ліній затримки.