Оцінка устаткування для Xilinx Virtex 2 або Spartan

N

nlulani

Guest
Привіт всім,
Тут я працюю над дизайном деяких алгоритмів ЦГЗ,
в якості ініціативи, я розробив просту порядку Ist низькочастотний фільтр Бих-фільтрів, перевірка і функціональне моделювання результатів зробили також ретельно з використанням MATLAB і Testbench розвитку.
фактичний код також синтезується (успішно)
Цільове пристрій: x2v80
Цільова коду: fg256
Цільова Speed: -6
хоча цільової вибрали має набагато більше можливостей, то необхідна для даного коду, але тому, що моя мета полягає в розробці більш складних алгоритмів ЦГЗ тому я вибрав цю мету: подивитися на карті доповіді:
Дизайн резюме
--------------
Число помилок: 0
Кількість попереджень: 0
Логіка використання:
Кількість Slice Flip Flops: 29 з 1024 2%
Кількість 4 СПОІ вводу: 60 з 1024 5%
Логіка розподілу:
Кількість зайнятих Скибочки: 38 з 512 7%
Кількість фрагментів, що містять тільки пов'язана логіка: 38 з 38 100%
Кількість містять фрагменти пов'язані логіка: 0 з 38 0%
ПРИМІТКИ * Див нижче для пояснення наслідків пов'язаних логіка
Загальна кількість вхідних СПОІ 4: 60 з 1024 5%

Кількість кабальний IOBs: 47 із 120 39%
IOB Flip Flops: 45
Кількість MULT18X18s: 3 з 8 37%
Кількість GCLKs: 1 з 16 6%

тому його ясно, що тієї ж мети набагато більш здатні, то її влади використовували тут

Тепер необхідно перевірити мої результати на апаратній, так що я хотів би почути від тих, хто може сказати мені кращі апаратні можливості доступні для контролю з obviosuly АЦП і ЦАП на дошках.
дайте мені якийсь економічні рішення для моєї проблемою
вдячність і найкращі побажання
Нітін Lulani

 
Привіт Нітін ....
Ймовірно U бачите Stratix DSP комплекту розвитку, а також XILINX Xtreme DSP Development Kit.Ціни я не зовсім впевнений, але всі відповідні відомості про ці U можна отримати на відповідних сайтах Altera і Xilinx.Просто перевірте і дайте нам знати.
привіт,
Puneet

 
Ви можете перевірити за наступними лінками:
http://www.memec.co.jp/html/xilinx/E-Info/datasheet/Memec2005.pdf
http://www.xilinx.com/xlnx/xebiz/productview.jsp?category=-11243&BV_SessionID = @ @ @ 1171856745,1114163334 @ @ @ & BV_EngineID = ccchaddegmikjdkcflgcefldfhndfnf.0

Я не впевнений 'Bout вартості, але вони дають гарний матеріал.

 
Привіт ..
Я одну річ забула сказати u.Я працював над розвитком Stratix DSP комплекту надаються Altera.Але була проблема, що A / D перетворювач, який зразком сигналу тільки вище 1MHz Freq.Так остерігайтеся, якщо і хочуть працювати в аудіо Частотний діапазон.Coz я погано те, що обробка.Тоді, якщо покласти U зовнішнього АЦП, то існує проблема різних рівнів логіки як I / O в Stratix не підтримує 5V TTL.Таким проаналізувати ваші вимоги перші, а потім спробувати N вибрати правильну пораду.Ймовірно, у телефонуйте дистриб'ютори також дадуть хорошу інформацію.Thanx ...
Puneet

 
Привіт Puneet,
Велику допомогу з вашого боку ..
Раніше я справді була насправді не знають про проблеми, які також стикаються з U, але тепер я зможу поставити свій специфікацій краще.
Я також думаю, що було б краще мати зовнішніх A / D, оскільки в цьому випадку я буду мати можливість вибрати відповідну частоту дискретизації
вдячність і найкращі побажання
Нітін

 
Привіт Нітін ...
це не потрібно вибирати або покласти зовнішніх A / D просто.Що стосується частоти дискретизації U завжди можна генерувати, що з кварцового генератора Master ПЛІС.Тому що в цьому випадку ур Збереження деяких зовнішніх зв'язків, що і може Море робити з перемичкою, як A / D вихідний Пальці повинні бути пов'язані з деякими I / O Port ради ПЛІС.

Так що не поспішати з висновками, Thats, чому я сказав PLS проаналізувати перші вимоги, а потім прийняти рішення.Будь-яке подальше U допомога завжди може зв'язатися зі мною.Thanx

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top