Надання внесок в FPGA без використання паралельної шини

[dll_fpga]

Я роблю проект обробки зображень на базі ПЛІС FPGA, але я використовую не має паралельну шину для введення зображень блоків ..... так що я планую використання диска для зберігання образу блоку ... .. хто може сказати будь-який інший альтернативи за ті ж?

 

[vipinlal]

Припустимо, у вас 1024 біт вхід в блок, і у вас є 64 входами. Потім оголосити 1024 біт регістра в вашому коді. Нехай вхідний порт модуля становить 64 біт. В даний час 1024/64 = 16. так створити лічильник, значення якого кроком на кожен тактовий цикл. Використовуйте цей лічильник в якості індексу в 1024-бітний регістр для зберігання вхідних значень. Зверніть увагу, що вам потрібно 16 тактів, щоб отримати вхід тут. Це може виглядати наступним чином: сигнал за номіналом: std_logic_vector (1023 downto 0); сигнал фото: ціле, процес (CLK) .. якщо (кол-во = 15), кількість

 

[dll_fpga]

припустимо, у вас 1024 біт вхід в блок, і у вас є 64 входами. Потім оголосити 1024 біт регістра в вашому коді. Нехай вхідний порт модуля становить 64 біт. В даний час 1024/64 = 16. так створити лічильник, значення якого кроком на кожен тактовий цикл. Використовуйте цей лічильник в якості індексу в 1024-бітний регістр для зберігання вхідних значень. Зверніть увагу, що вам потрібно 16 тактів, щоб отримати вхід тут. Це може виглядати наступним чином: сигнал за номіналом: std_logic_vector (1023 downto 0); сигнал фото: ціле, процес (CLK) .. якщо (кол-во = 15), кількість

 

[vipinlal]

Ок. Але спробуйте отримати Концепція коду. Це, як ми зазвичай вирішити цю проблему. Це не має значення, його VHDL або Verilog.

 

[shnain]

Привіт, Ви можете також використовувати деякі методи для зміни вихідного зображення динамічно за допомогою м'якої процесора (Nios II, MicroBlaze тощо) у свій проект (звичайно, в FPGA) і підключити його до вашого верхнього рівня (ви повинні будете код інтерфейсу), то ви можете перевірити свої розробки з допомогою вбудованого програмного забезпечення, що працює на процесорі. Таким чином, комплексне тестування проводиться легко. Перевірте ці посилання для більш докладної інформації: [URL = http://www.altera.com/products/ip/processors/nios2/ni2-index.html] вбудований процесор [/URL] [URL = http://www. altera.com / підтримка / приклади / EXM-list.jsp? кіт = embedded] Приклади дизайну [/url] З повагою,