Ку-діапазон PLL

Z

zeshan102

Guest
я хочу, щоб дизайн Ку-синтезатор групи, що буде краще топології для отримання кращих фазового шуму дозволяє використовувати ІС для sysnthesizer, а потім використовувати FET множник upconvvert на Ку-діапазон, наскільки краще REQ фазового шуму до множника я шукаю близько 90 дБ на частоті 10 кГц. Спасибі
 
є ур дизайну знаходиться на рівні чіпа або вбудованим синтезатором?
 
я думаю, що його не інтегрований чіп рівня я не є проектування ІС. але може у пояснити, що ж більше у розумієте під інтегрованої або чіп рівня
 
Я маю на увазі, що буде з дизайну ур PLL використанням мікросхем вже існують на ринку, або і буде розробляти власні ур IC?
 
Ваш фазового шуму на частоті 10 кГц буде в значній мірі залежить від циклу смуги пропускання фільтра, який ви виберете. Ку-діапазоні від 12 до 18 ГГц, що є досить високим. Примножуючи вихідну частоту, щоб дістатися до 12 ГГц, не шлях, як фазовий шум буде деградувати на ~ 6 дБ на 2 рази (Помножимо на 16 обійдеться вам в 24 дБ фазового шуму). Може бути, ви могли б використовувати зовнішні стадії ділять після VCO, перед предделителя, щоб отримати РФ частоту до діапазону, який інтегрований PLL прийме. Дейв
 
Я думаю, що Національний / аналоговий / Perigrine всі йдуть до ~ 6 ГГц або близько того. Можливо, ви захочете дивитися на деталі з хетських, вони можуть зібрати дискретного рішення. Це складна задача, щоб бути впевненим. Дейв
 
Привіт Дейв, Ви маєте на увазі, що в Ку-діапазон інженери повинні розробити дискретної ФАПЧ з використанням транзисторів?
 
Ну, Ку-діапазон, де MMIC матеріал починає відбуватися, коли все, що в лінії передачі і на керамічній підкладці. Я б бажання дизайн VCO дискретно на підкладці, а також використовувати дискретні предделителя прийняти VCO вихід вниз до того, що модуль Multi-предделителя може прийняти. Id бути ще більш зацікавлені в покупці з полиці через обсяг роботи, це може зайняти, щоб побудувати одну. Хетської ( http://www.hittite.com/index.cfm ) має деякі застосовно частин, але вони були просто першими приходять на розум. Дейв
 
будь VCO MMIC працюють на 13,050 ГГц? не можу штраф в хеттськой
 
Не вдається відкрити веб-сайт є ця адреса правильний?
 
Доброго дня, Zeshan102 писав: [цитата] не може відкрити сайт цю адресу правильний [/ цитата] Але я відкрив website.Copy URL адреса в Explorer?.
 
Те, як люди робили це протягом десятиліть є наявність генератора на групу КУ, і семплер обумовлений торкнутися як 100 МГц XTAL осцилятор, і закрийте петлі на семплер вихід. В даний час, ви можете отримати вищу XTAL частотний привід, як, можливо, 250 МГц, щоб дати вам трохи більше діапазон перебудови до накладення. Важко забити цього старого стилю школи схему, тому що семплер РФ фази значно нижче власних шумів фази, ніж цифрові воріт робить.
 
Чи є істотна різниця в фазових шумів між цими структурами: 1) проект L-діапазону ФАПЧ і помножити його до Ku-діапазону або 2) дизайн Ku-діапазону PLL безпосередньо? Я думаю, що перший з них буде краще в фазового шуму. Чи не так?
 
я розумію, у Ку-діапазон PLL VCO використанням hittte HMC529LP5 використовуючи його розділити на 4-контактний роз'єм для блокування PLL чіп ADF4153 на рівні близько 3 ГГц.
 
я хочу, щоб дизайн Ку-синтезатор групи, що буде краще топології для отримання кращих фазового шуму дозволяє використовувати ІС для sysnthesizer, а потім використовувати FET множник upconvvert на Ку-діапазон, наскільки краще REQ фазового шуму до множника я шукаю близько 90 дБ на частоті 10 кГц. Спасибі
 
є ур дизайну знаходиться на рівні чіпа або вбудованим синтезатором?
 
я думаю, що його не інтегрований чіп рівня я не є проектування ІС. але може у пояснити, що ж більше у розумієте під інтегрованої або чіп рівня
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top