L
lordsathish
Guest
Привіт ... Я намагаюся коду Verilog протягом 8 бітового суматора ... Щоб додати негативного числа ми доповнюємо його і додати його з позитивним числом з перенесенням в якості '1 '. Однак, коли ми отримаємо перенесення з описаного вище процесу як нулі, то ми повинні обчислити додаток до двох результат. Для цього ми повинні доповнювати результат і додати його з 1. Це буде споживати ще один 8-бітовий суматор. Т. е. обчислити додаток до двох результату, якщо проводити дорівнює 0 посідає одне моє суматора. Is'nt чи які-небудь інші кращий спосіб уникнути цього ще один суматор ...