Затримка несправності випробування на 74 проблеми серії чіпів зустрічаються

D

doremifaso

Guest
Привіт! Я зараз роблю проект з вини затримки тест на 74series фішок. Прихильність моя Quartus II проекту з дизайн для затримки вини тест на 7400 (два входи Nand ворота) в якості прикладу. Так як чіпи затримки в наносекунд, я використовую PLL в Quartus нарощувати частоти від 50 МГц до 500 МГц, і я підключений до 74 161 (проти BCD). Я використовую Альтера DE2 дошка для моєї вини затримки тест на чіпі HD74LS00P. З даних аркуша, він сказав, що цей чіп має принаймні 9 до 15 нс перемикання характеристики. Але коли я використовую мій Кварт дизайну на обладнанні, мій 74161 лічильник не працює взагалі. Чи можу я дізнатися, чому і як її вирішити? Лі високі частоти входи можна перевірити на апаратне забезпечення, наприклад 74 чіпів серії IC? Спасибі!
 
Не впевнений, що розумію, але якщо чіп має 15 нс затримки перемикання, то вона може працювати на максимум 66 МГц. Якщо ви намагаєтесь працювати на 500 МГц, а ....
 

Welcome to EDABoard.com

Sponsor

Back
Top