Загальні питання в галузі цифрового дизайну

A

abhineet22

Guest
1. Що таке налаштування / Час утримання і метастабільні? 2. Як для з'єднання двох синхронних цифрових пристроїв з різними областями годинник? або Як підключити зовнішній асинхронний сигнал синхронного дизайн? 3. Що таке ДПФ? 4. Whal логіка гонки?
 
ха-ха-ха ... Я записана на ці питання на ASIC борту тільки для interwivers? Ви запитали ці питання у співбесіді?
 
1. Що таке налаштування / Час утримання і метастабільні? Відповідь: Настройка часу мінімум часу на вхід для синхронних ланцюга залишаються постійними [б], перш ніж годинник краю traniston [/B]. Час утримання є мінімальний час для введення залишатися постійної [б], після переходу краю годинник [/B]. Якщо ці дві умови не виконуються, то це призведе до метастабільності який невідомому стані. 2. Як для з'єднання двох синхронних цифрових пристроїв з різними областями годинник? Або Як підключити зовнішній асинхронний сигнал синхронного дизайн? Відповідь: Ви повинні зробити відновлення синхронізації. Зазвичай люди використовують схеми відновлення синхронізації у вигляді DLL / PLL. Це гарантує, що дані передаються синхронно найближчі 3 домену годинник. Що таке ДПФ? ДПФ дизайн для тестованого 4. Whal логіка гонки? Логіка стан гонки виникає тоді, коли, два взаємовиключних події одночасно ініціював через різні елементи ланцюга єдиною причиною, за відсутності передбачуваності. Наприклад, коли Q і QB (Q і QB взаємно виключають один одного) в тип засувки SR NAND змушені '1 'по входам SR, коли вони звертаються до «0» в той же час. Тому ми, як правило, щоб додати деяку затримку між одним з виходів, так що іншого виходу, виграє.
 
2. Як для з'єднання двох синхронних цифрових пристроїв з різними областями годинник? Або Як підключити зовнішній асинхронний сигнал синхронного дизайн? Відповідь: Ви повинні зробити відновлення синхронізації. Зазвичай люди використовують схеми відновлення синхронізації у вигляді DLL / PLL. Це гарантує, що дані передаються синхронно наступний домен годинник Нормальні люди живуть simly:)) тригер ланцюг просте рішення цієї проблеми.
 
Привіт, про питання 2 Див написала газета Клиффордом Е. Каммінг. Снага Сан-Хосе 2001 Ви можете отримати це від Comming сайті: http://www.sunburst-design.com/papers/ Удачи
 
3. DFT (Design для можливості перевірки) є метод, додати деякі додаткові логіки з метою збільшення тестування. Іншими словами, метод додавання додаткових логіки для простоти тестування ланцюга.
 
Установка часу = час, за який ур вхід повинен бути стабільним, так що годинник може його виявити. провести час = час після краю clcok до якої вихід повинен бути стабільним. Метастабільності це явище, в якому стан виходу не може бути виявлено через установки або провести violation.This відбувається в основному в години область перетину. ДПФ дизайн для тесту. Для підключення 2 конструкції синхронізації з різних годин і може використовувати подвійні рівня синхронізатор ...... так що час напрацювання на відмову виконується.
 
Дорогий jas_baksi я не згоден з вами [колір = червоний] метастабільності є явище, в якому стан виходу не може бути виявлено через установки або провести violation.This відбувається в основному в години домену перетину [/ колір]. [COLOR = # 444444] метастабільності може виникати і без годинника домену перетині, наприклад, для мереж з високою розгалуження. [/ Колір] [колір = червоний] Для підключення 2 конструкції синхронізації з різних годин і може використовувати подвійний синхронізатор рівня ...... так що час напрацювання на відмову зустрічається [/ колір] Середній час безвідмовної роботи пов'язана із синхронізацією життя не часу.
 
Дякуємо пан spauls для корекції me.Ur підтримки будуть оцінені в майбутньому.
 
Коли ми поєднуємо два різних блоку різних доменів годинник, ось ситуація, коли порушення установки і фіксації часу відбуваються, тому слід подбати про те, що не виникає метастабільності стані. U може використовувати фліп delaybetween флопе з'єднання, щоб уникнути метастабільності. , Два або три. так що мій інше питання буде настройці і holtime порушення можливо в одній схемі домену годинник. Подивіться, будь ласка, в цьому і відповідь
 
Дизайн для тестованого переглядає труднощі тестування під час етапу проектування та розробки апаратних засобів для цього ..
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top