Допоможіть мені про Cadence LDV v3.0!

W

wolfkin

Guest
Коли я запускаю її, я не можу додати будь-які сигнали сигналу вікно.
Експлуатація наступне:
Відповідь: 1.Запуск "Affirma запуску інструменту".
2.Виберіть "Verilog", "Verilog-XL Desktop", "Графічна" на Creat сесії.
3.Додати Verilog файл "Test.v" та виберіть її.
4.Натисніть кнопку "VerilogXL робочий стіл" для запуску Verilog-XL.
5.Виберіть Сигнали та натисніть правою кнопкою від поп-до мене.
6.Натисніть кнопку "Хвиля слід".з'являється повідомлення "Немає такого файлу або прямого WeiLong_288" і нічого у вікні сигналу.
B: 1.Execute: Verilog GUI Test.v.
2.Виберіть Сигнали та натисніть правою кнопкою від поп-до мене.
3.Натисніть кнопку "Хвиля слід".з'являється повідомлення "Немає такого файлу або прямого WeiLong_288" і нічого у вікні сигналу.

Ліцензія для LDV v3.3.Я думаю, що це не matcing або я не маємо права його встановлення.
, Які мають ліцензію на LDV v3.0, Pleace наступні копії мене, я ціную ваші treatly своєчасну допомогу.

 
до sbot:
Я буду застосовувати його відразу

 
Шановні sbob:
Дякуємо Вам за своєчасну допомогу!
Я застосовувати ліцензії, але з'являється та ж проблема.Чи можете ви сказати мені, як я поставив ліцензію, платформа Windows 2000.

 
Привіт Довгий Ян,

Ви повинні встановити змінну оточення LM_LICENSE_FILE вказати на місцезнаходження файлу ліцензій я опублікував раніше.Може бути, у вас є ще одна проблема.Verilog-XL тренажери не запуститься, якщо у вас проблеми ліцензування.Ви новий користувач Verilog тренажери?Прочитавши Ваше перше повідомлення я знову цікаво, якщо ви створюєте файл дампа з test.v моделювання.Може бути, вам вдалося опублікувати test.v код.

Спасибі,
sbob

 
Привіт Довгий Ян,

Ви намагалися використовувати ncverilog і signalscan?Вони також включені в LDV 3.0 і я знаходжу їх набагато краще, ніж при використанні Verilog-XL (Verilog GUI).

sbob

 
Привіт sbob,
Большое спасибо!
Я IC Design логікою інженера, і 2-річний досвід роботи.Я колись розробила 16-бітний DSP і 32-розрядним процесором.
Я працюю в передній кінець, дизайн інструменти включають ModelSim, FPGA компілятор т.д. Ihaven't застосовується Verilog-XL або ncverilog.Я хочу вивчити його і застосовувати його після цього.У цьому районі, я начинающий!Тому я сподіваюся отримати вашу допомогу.Якщо вихідний код поїзда проекту є наступним, будь ласка, розкажіть мені, як я змінювати і моделювати її в Verilog-XL.

Модуль Tain_Adder_8 ();

REG [7:0] A, B;
р-CI;
дріт [7:0] D;
Дріт Co;

призначити (Co, D) = (1'b0,) (1'b0, B) (1'b0, Кі);

завжди
10 # (A, B, Кі) <= $ випадкових;

ENDMODULE

 
Зазвичай я тільки використовувати цей інструмент в режимі командного рядка, але, як правило, Вам необхідно включити якийсь директиви компілятора, щоб сигналізувати йому дамп файл.Зазвичай, я використовую щось на зразок цього:

початковий
починати
$ Shm_open ( "SIM");
$ Shm_probe ( "АС");
...
$ Shm_close;
кінець

У деяких випадках ви можете використовувати $ recordvars директивою, але я думаю, що директива не підтримується в Windows.
strut911

 
Привіт,

Наступний також буде генерувати файл дампа для всіх сигналів ви дизайн:початковий почати
$ DUMPFILE ( "test.dmp");
$ Dumpvars;
$ Dumpon;
кінець

sbob

 
Привіт,

Наступний також буде генерувати файл дампа для всіх сигналів ви дизайн:початковий почати
$ DUMPFILE ( "test.dmp");
$ Dumpvars;
$ Dumpon;
кінець

sbob

 
Здравствуйте,
Якщо ви запустите LDV на вікнах, ви тільки натисніть на / waves.shm / waves.trn відкрити сигнал, і якщо ви запустите LDV У Linux ви можете ввести "signalscan &" і перегляд сигналу.
І тоді LDV4.0 є кращим для віконних і LDV5.0 є кращим для Linux
Вінь

 
перевірити ваші. sinenv, переписувати мінлива swave = $ PATH / swave.

 
Hello All,
У вас є LDV5.0 Lic *** S * E файлів для Linux
спасибо

 
Я можу спробувати.Пізніше відправити його на u.У можете відправити шаблон для Linix?

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top