Допоможіть мені з мого коду Verilog, що об'єднати біт даних

[Bartart]

Hola! це мій код, як ви можете побачити мої роботи полягає в concate часткової біт даних XXX1XXXX де х даних з cntDataIn MCirqMask [7:05]

 

[dinnu]

Доброго дня, ви можете просто написати, як MCirqMask

 

[Big Boy]

Найпростіший спосіб був би, в даному випадку: MCirqMask

 

[eda_wiz]

[Цитата = Big Boy] простим способом було б, у такому випадку: MCirqMask

 

[Big Boy]

Якщо це перевести як LUT або дискретним або, справді! Але багато хто з синтезаторів сьогодні зможуть перевести або ворота, з постійним входів, до простої логіки (х або 0 перетвориться на просто х, а х або 1 вийде так один внутрішній Vcc). Таким чином, це може бути простий спосіб перевірити ваш синтезатор Дивлячись на згенерований код RTL.

 

[cawan]

Це не велика проблема. Я згоден з точкою dinnu: MCirqMask