M
mailkit
Guest
Привіт всім,
Я сподіваюся, що все в порядку.Я EE студент, і було запропоновано розробити 32-бітний Статична CMOS Гадюка з мінімальною площею Delay-Squared продукту.Ну, я дивлюся на деякі ідеї та отримати допомогу на мене почали.Будь-яка допомога буде зробити дуже багато для мене.
Нотатки мені подарував.
Мета полягає в розробці беззнакові 32-бітне суматор з використанням статичних КМОП-клітин, який має мінімальний показник AD2 За заслуги "(Area.Delay2 продукту.) Ваша суматор архітектура може бути будь-який з логарифмічної (дерево) гадюка, наприклад, Brent Кунг-небудь Ladner-Фішера суматор.Ви також можете здійснювати змінної довжини перенесення суматора або обійти variablelength виконувати інкремент суматор.Вибір за вами.Бонуси заслуга цих проектів досягнення мінімального значення ad2.Використання динамічних логічних схем або будь-якого роду конвеєрна суворо заборонено.
Входів суматора є вхідними виконувати (C0) і операнди (А1 до А32) і B (B1, B32). Виходів суматора є біти сума виводу (S1-S32), а також здійснювати вихідні (C32 ).Припустимо, що сума і остаточні результати виконання мають розгалуження 4 навантаження, тобто кожен веде ємнісний навантаженням 4Cinv, де Cinv врата ємність мінімального розміру статичний перетворювач, де (W / L) P = 2 * ( W / L) Н.
Пропоновані Дизайн Кроки
(а) вивчення різних архітектур суматор і вибрати одне, що ви думаєте, буде мати кращі загальної ефективності з точки зору AD2 добротності.
Підказка: Ви можете здійснювати сірий ящик і логічні елементи чорного ящика і
буферів (див. лекції з суматори для визначення цих коробок), вилучення та
характеризують кожен по швидкості і площі, і використовувати цю інформацію для оцінки AD2
значення для всієї конструкції.Це потім дозволить Вам підібрати найбільш точно
Архітектура на ранньому етапі без необхідності проходити через час зміною витрат архітектура
Після повного макета.
(B) і інстанціювати Floorplan різні сірі та чорні ящики як за відповідний мережної архітектури PG як компактним, як ви можете.Обов'язково вкажіть, що клітини розрахунку побітове поширювати і генерувати сигнали і клітини, що розрахунок суми біти і остаточного виконання розрядних (C32).
(C) з'єднує різні клітини, намагаючись звести до мінімуму Довжини проводів на Вашому терміни критичних шляхів і звести до мінімуму площу прямокутника, всередину вашої загальної компонування (всі ваші клітини і маршрутизації, включаючи владу і землю рейки.) Площа цього вміщають мінімальний прямокутник буде встановити величину площі в AD2 метрики.Ви можете розміри транзисторів, вставка буфера, зробити зміни маршруту, повторне введення замовлень і т.д., з тим щоб звести до мінімуму гіршому випадку затримка поширення від нести на виході біт, який створюється (затримка, швидше за все, від C0 до S32. ) Все це робиться в магії.
(D) витримка розкладку на IRSIM і перевірити функціональність Вашого суматор допомогою випробувальному стенді.Ми надамо Вам великий набір типових patters входу.)
(е) витримка розкладку на HSPICE і перевірити ефективність Вашої суматора на кілька найгірший вхідних сигналів і представити найбільший з усіх цих затримок.Це останнє значення буде встановити затримку в AD2 метрики.Ми надамо вам невеликий набір шаблонів гіршому випадку.Припустимо, що обидва входи і проводити в прийти в той же час і час наростання 10 пс.
(F) Розрахувати AD2 метрики для вашого дизайну.Я можу дизайн 32-бітний суматор, але я плутати про те, як мінімальна площа Delay-Squared продукції і я хочу сказати, які фактори і розглянути питання про те, як зменшити це трохи проблема для мене.Будь-які ідеї малого або допомогти мені допоможе багато чого.
Подякувати всім вам за ваш час і терпіння
побажання
МК
Я сподіваюся, що все в порядку.Я EE студент, і було запропоновано розробити 32-бітний Статична CMOS Гадюка з мінімальною площею Delay-Squared продукту.Ну, я дивлюся на деякі ідеї та отримати допомогу на мене почали.Будь-яка допомога буде зробити дуже багато для мене.
Нотатки мені подарував.
Мета полягає в розробці беззнакові 32-бітне суматор з використанням статичних КМОП-клітин, який має мінімальний показник AD2 За заслуги "(Area.Delay2 продукту.) Ваша суматор архітектура може бути будь-який з логарифмічної (дерево) гадюка, наприклад, Brent Кунг-небудь Ladner-Фішера суматор.Ви також можете здійснювати змінної довжини перенесення суматора або обійти variablelength виконувати інкремент суматор.Вибір за вами.Бонуси заслуга цих проектів досягнення мінімального значення ad2.Використання динамічних логічних схем або будь-якого роду конвеєрна суворо заборонено.
Входів суматора є вхідними виконувати (C0) і операнди (А1 до А32) і B (B1, B32). Виходів суматора є біти сума виводу (S1-S32), а також здійснювати вихідні (C32 ).Припустимо, що сума і остаточні результати виконання мають розгалуження 4 навантаження, тобто кожен веде ємнісний навантаженням 4Cinv, де Cinv врата ємність мінімального розміру статичний перетворювач, де (W / L) P = 2 * ( W / L) Н.
Пропоновані Дизайн Кроки
(а) вивчення різних архітектур суматор і вибрати одне, що ви думаєте, буде мати кращі загальної ефективності з точки зору AD2 добротності.
Підказка: Ви можете здійснювати сірий ящик і логічні елементи чорного ящика і
буферів (див. лекції з суматори для визначення цих коробок), вилучення та
характеризують кожен по швидкості і площі, і використовувати цю інформацію для оцінки AD2
значення для всієї конструкції.Це потім дозволить Вам підібрати найбільш точно
Архітектура на ранньому етапі без необхідності проходити через час зміною витрат архітектура
Після повного макета.
(B) і інстанціювати Floorplan різні сірі та чорні ящики як за відповідний мережної архітектури PG як компактним, як ви можете.Обов'язково вкажіть, що клітини розрахунку побітове поширювати і генерувати сигнали і клітини, що розрахунок суми біти і остаточного виконання розрядних (C32).
(C) з'єднує різні клітини, намагаючись звести до мінімуму Довжини проводів на Вашому терміни критичних шляхів і звести до мінімуму площу прямокутника, всередину вашої загальної компонування (всі ваші клітини і маршрутизації, включаючи владу і землю рейки.) Площа цього вміщають мінімальний прямокутник буде встановити величину площі в AD2 метрики.Ви можете розміри транзисторів, вставка буфера, зробити зміни маршруту, повторне введення замовлень і т.д., з тим щоб звести до мінімуму гіршому випадку затримка поширення від нести на виході біт, який створюється (затримка, швидше за все, від C0 до S32. ) Все це робиться в магії.
(D) витримка розкладку на IRSIM і перевірити функціональність Вашого суматор допомогою випробувальному стенді.Ми надамо Вам великий набір типових patters входу.)
(е) витримка розкладку на HSPICE і перевірити ефективність Вашої суматора на кілька найгірший вхідних сигналів і представити найбільший з усіх цих затримок.Це останнє значення буде встановити затримку в AD2 метрики.Ми надамо вам невеликий набір шаблонів гіршому випадку.Припустимо, що обидва входи і проводити в прийти в той же час і час наростання 10 пс.
(F) Розрахувати AD2 метрики для вашого дизайну.Я можу дизайн 32-бітний суматор, але я плутати про те, як мінімальна площа Delay-Squared продукції і я хочу сказати, які фактори і розглянути питання про те, як зменшити це трохи проблема для мене.Будь-які ідеї малого або допомогти мені допоможе багато чого.
Подякувати всім вам за ваш час і терпіння
побажання
МК