Довідка: моделювання Cygnal F120 в Keil

S

sawaak

Guest
Привіт,
У мене виникають проблеми моделювання Cygnal контролера F120 в Keil, він СТАКС в Init_Device функції у файл конфігурації.Я додаю мій конфігураційний файл, Plz відповісти як можна швидше.

моя програма застрягла в залежності Oscillator_Init в Init_Device на цій лінії.а ((PLL0CN і 0x10) == 0);спасибі
sawaak
Вибачте, але Ви повинні увійти, щоб переглянути це вкладення

 
Здавалося б, помилка в інший для моделювання Keil.
Keil використовуватися для визначення SYSCLK PLLLCK (PLL0CN.4) біт.(Слід використовувати PLL вихідного годинник)
Тому вам доведеться перемикатися системи Clock Source на PLL Перед перевіркою PLLLCK.
Код:

# Ifndef __SIMULATION__

# Визначити __SIMULATION__ 0 / / 1: моделювання, 0: стандартний

# ENDIF / / __SIMULATION__

...........

PLL0CN | = 0x02;

# Якщо __SIMULATION__

CLKSEL = 0x02;

# ENDIF / / __SIMULATION__

а ((PLL0CN і 0x10) == 0);

CLKSEL = 0x02;
 
Ягер пише:

Здавалося б, ще один помилка моделювання в Keil.

Keil використовуватися для визначення SYSCLK PLLLCK (PLL0CN.4) біт.
(Слід використовувати PLL вихідного годинник)

Тому вам доведеться перемикатися системи Clock Source на PLL Перед перевіркою PLLLCK.Код:

# Ifndef __SIMULATION__

# Визначити __SIMULATION__ 0 / / 1: моделювання, 0: стандартний

# ENDIF / / __SIMULATION__

...........

PLL0CN | = 0x02;

# Якщо __SIMULATION__

CLKSEL = 0x02;

# ENDIF / / __SIMULATION__

а ((PLL0CN і 0x10) == 0);

CLKSEL = 0x02;
 
Це означає, що PLL не була заблокована.
З вашого коду, ви хотіли б використовувати:
зовнішніх OSC як PLL годинник джерела, 10 МГц <е <= 30MHz, PLLICO на 65 ~ 100MHz
тобто PLLLCK буде встановлено, якщо PLL Годинник на 65MHz.
Так, я поставив X'tal = 20 МГц в Keil C51 v8.05.Вона працює також вище (PLL годинник буде 90MHz).
До речі, ви можете запустити OSC діалоговому вікні Керування перевірити PLLLCK.EDIT:Ну, я зробив проект, як говориться вище.Перерву точка була створена після застряг лінії.
Просто відкрийте і його імітації.
Вибачте, але Ви повинні увійти, щоб переглянути це вкладення

 
Привіт,
Завдяки 4 відповіді, я модельованих вашого проекту, це правильно пройшло застряг лінії, але він не може ходити в той час циклу після Init_Device () функція, я зробив контрольну крапку в той час циклу і моделювання за вашої точки зупину, це дає таке повідомлення про помилку
"Порушення прав доступу в C: 0x7588: немає виконати / читати дозволу"
як видалити цю помилку.спасибі
sawaak

 
sawaak пише:

я модельованих ваш проект, це правильно пройшло застряг лінії, але він не може ходити в той час циклу після Init_Device () функція, я зробив контрольну крапку в той час циклу і моделювання за вашої точки зупину, він дає таке повідомлення про помилку

"Порушення прав доступу в C: 0x7588: немає виконати / читати дозволу"

як видалити цю помилку.
 
Привіт,
багато спасибі, її робота в загальному тепер.спасибі
sawaak

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top