Джерело Затримка від зовнішнього джерела синхронізації і ФАПЧ

[praneshcn]

Привіт, коли у нас є зовнішнє джерело годинник і PLL усередині мікросхем рівня, з якого точка, до якої точка джерела затримки бути розглянуті. Як чіп дизайн рівнів розглянути годинник майданчик між зовнішнім джерелом годинник і PLL.

 

[vikramc98406]

Наскільки мені відомо, якщо годинник з, зовнішній висновок годинник (Say IO контактний) ----> ----> PLL Годинники покоління з точковим джерелом затримка складає від PLL вихід Годинники покоління пункт для інших випадків, як показано нижче зовнішніх контактів Годинники -----> Годинники покоління з точковим джерелом затримка складає від IO шпильки Годинники Досягнення точки / Покоління точка може хто-небудь покласти ваші коментарі з цього приводу.

 

[iwpia50s]

Це звучить більше як у вас є два джерела годинник і вони або вибір, або вони керують різні години на чіпі. Якщо це дві різні години, то вам потрібно вказати як джерело затримки як заявив vikramc98406. Якщо годинник за вибором, то вам необхідно створити два SDC файлів і вибрати один годинник або інші і встановити джерело затримки, як зазначено vikramc98406.

 

[chethancta]

джерело затримки = джерело (генератор) для CLK defination контактний (чіп CLK контактний) затримки в мережі = clkpin (порт DEF) на флопе CLK контактний