Деякі quesntion про POR (POWER ON RESET)

[fendy]

Дорогі мої, я розробив POR cirtuit (перша фотографія). Але я знаходжу іншого типу POR (другий малюнок). Хто може допомогти мені проаналізувати ці два ланцюги?
З найкращими побажаннями
Вибачте, але Ви повинні увійти, щоб переглянути це вкладення

 

[tsanlee]

У POR1, Коли AVDD з швидким зростанням часу, POR wavrform, може бути, невдачі (POR 2 Times)
Cap в POR1 є 70fF, витоку MOS зробить POR1 збій у високий темп.

POR2 є надійної конструкції.У POR схем, Ви повинні перевірити будь-якого сигналу VDD у всіх додатки.

 

[Analog_starter]

Привіт tsanlee,

Не могли б ви показати мені довідку про POR з шириною забороненої зони резистор дільника компаратор затримка структури?

Спасибі!

Analog_starter