Вища проблема конструктивна швидкість

[mpatel]

Привіт, я використав для розробки FPGA на 125 до 170 МГц. Тепер питання, якщо я оновити дизайн на більш високій частоті та ін кажуть 900 МГц, що це за криза мені потрібно звертатися? Що було б важливим питанням і як я можу їх вирішити?

 

[Yun Lin]

PCB для високої швидкості введення-виведення має вирішальне значення, а також ю ПЛІС має важливе значення.

 

[bulx]

Говорячи про FPGA сам чіп, ваш складних схем (multpltier, великий суматори, barrrel перемикачі і т.д.) не буде відповідати часу. Ви повинні знайти спосіб конвеєрну них. На го МО, ви можете мати проблеми для задоволення вхід таймінгами (але може бути вашим МО залишаються незмінними). Не знаю, якщо поточна колодки FPGA може зайняти годинник на частоті 900 МГц (знову-таки ваш годинник можуть бути внутрішні) Макроскопічно, крок, здається, справді занадто величезні для досягнення тільки з повторного встановлення. -Б

 

[snake_eyes]

Я згоден з BULX, стрибаючи від 100 МГц до 900 МГц практично неможливо тільки шляхом повторного запуску, враховуючи той факт, що технологія кремній ж або майже те ж саме. Icreasing частоту, що багато рівні може зажадати змінити дизайн навіть деякі архітектурні зміни в дизайні. Досягнення 900 МГц на базі ПЛІС не дуже просте завдання .. це зажадає дуже обережні архітектурне проектування системи.

 

[funster]

бо програмовані зв'язку FPGA, має дуже великою затримкою, тому я думаю, ви не можете використовувати ПЛІС для досягнення такої високої швидкості сказати 900MHz. Ви можете звернути увагу ПЛАН поліпшити цю проблему (покласти пов'язаних логікою поруч разом може бути допомога). найкращими побажаннями [цитата = mpatel] Привіт, я використав для розробки FPGA на 125 до 170 МГц. Тепер питання, якщо я оновити дизайн на більш високій частоті та ін кажуть 900 МГц, що це за криза мені потрібно звертатися? Що було б важливим питанням і як я можу їх вирішити? [/ Цитата]