Випуск з Quartus II SignalTap II

[highstreets]

Привіт, хлопці, я зібрав мій VHDL кодування в Quartus II і приступив до SignalTap для моделювання. Однак, коли я намагався натиснути кнопку "Виконати аналіз" кнопку на вкладці "Обробка в SignalTap II Логічний аналізатор щоразу створює новий сигнал. Я перевірив мій дизайн в ModelSim і це працює прекрасно. Тепер я намагаюся здійснити мій проект до ради FPGA і подивитися, якщо він відповідає. Будь ласка, допоможіть. Велике спасибі.

 

[FvM]

Ви не сказали, чому ви берете на себе ж сигналу (відтворюваність комбінація вхідних сигналів, тригер умовах).

 

[highstreets]

Дизайн я працюю над буде генерувати періодичні хвилі синуса. Ось чому я припускаю, що результати, які я отримав від обох тренажери повинні бути однаковими.

 

[FvM]

Я точно не розумію, як ви подаєте заяву SignalTap II. Це відладчик, а Tha симулятор. Для перевірки на можливі проблеми, строки та інші конструкції, які не працюють у синтезі, можна виконати моделювання ворота рівня направляються дизайн з ModelSim.