Взаємозв'язок між MCU і ПЛІС

D

djnik1362

Guest
привіт Що є кращим способом підключення FPGA для мікроконтролерів (MCU)? Я повинен використовувати буфер чи ні?
 
Якщо контролер і ПЛІС обидва працюють на тій же напрузі, ніж у не потрібно мати буфера.
 
[Цитата = hallovipin] Якщо контролер і ПЛІС обидва працюють на тій же напрузі, ніж у не потрібно мати буфера. [/ Цитата] Моя MCU є AVR Atmega64 і мій ПЛІС Xilinx Spartan II. MCU вихід +5 В TTL і ПЛІС вихід 3,3 LVTTL (я думаю). Яка ваша ідея? Хіба це неправильно з'єднання цих двох пристроїв без будь-яких буфера? Дякуємо за вашу підтримку.
 
Так і повинно використовувати буфер з спартанський 2 IO може витримати логічний рівень maimum 4,6 V і контроль сигналу, що надходить від контролера буде 5 В. Замість використання буфера краще вам знайти контролер, який працює з 3,3 В. Є багато . Також ви можете постачати 3,3 В до ур контролера, але тоді у вас на зниження частоти генератора.
 
Ні, я б сказав, що спочатку ми повинні знати, що швидкість роботи, необхідну комунікацію і які ви використовуєте? У Техасі ви можете знайти кілька подвійних постачання перекладачів рівня, які повинні працювати дуже добре .. Погляньте на цьому сайті: І вибрав подвійне Cya перекладач харчування
 
Я використовую близько 150 висновками ПЛІС і з'єднати їх висновки з TTL пристроїв. Ви хочете сказати, я повинен використовувати перекладача для всіх цих контактів? [Розмір = 2] [COLOR = # 999999] Додано через 33 хвилин: [/ колір] [/ розмір] в спартанських II FPGA таблиці я виявив, що в LVTTL може сенсі до 5,5 В, як високий рівень. Так що, схоже, я можу підключити TTL пристроїв безпосередньо до ПЛІС. Я правда? [Розмір = 2] [COLOR = # 999999] Додано через 1 годину 20 хвилин: [/ колір] [/ розмір] Коли CPLD контакти підключення до Microcontrller як вихід помилки немає, оскільки TTL прийняти +3,3 В, як високий рівень. Коли CPLD контакти підключення до Microcontrller в якості вхідних даних ми повинні мати урахуванням максимального вхідного напруги від CPLD. Я думаю, що до використання резистор для введення лінії CPLD знизити рівень ТТЛ. Мені потрібні ваші ідеї. Дякуємо за вашу підтримку.
 
Так, ви праві. Наведені вище рекомендації не враховувати той факт, що спартанські II FPGA мають обмежений допуск вхід 5В. Як введення / виводу мають затиску діодів до 3,3 харчування, вам може знадобитися серія reistors зберегти максимальний вхідний струм.
 
[Цитата = FVM] Так, Ви праві. Наведені вище рекомендації не враховувати той факт, що спартанські II FPGA мають обмежений допуск вхід 5В. Як введення / виводу мають затиску діодів до 3,3 харчування, вам може знадобитися серія reistors тримати Максимальний вхідний струм рейтинг [/ цитата] Існує записку від Spartan-II FPGA керівництво. [Цитата] Все колодки були захищені від збиток від електростатичного розряду (ESD) і від перенапруги перехідних процесів. Дві форми захистом від перенапруги надаються, яка дозволяє 5V дотримання, і той, який цього не робить. Для дотримання вимог до 5V, стабілітрон-подібну структуру з'єднаний з землею включається при виході зростає до приблизно 6,5. Коли 5В відповідності не потрібно, звичайних діодів зажим може бути з'єднаний з вихідним напругою живлення, VCCO. Тип захистом від перенапруги можуть бути обрані незалежно для кожної панелі. [/QUOTE] Чи можете ви пояснити мені, що "5V відповідності» в попередньому абзаці означає? Так відносно цього пункту створюється враження, що "МКО" є правильним. Затискні діоди на вході колодки захистити пристрій і, здається, ми можемо з'єднатися TTL пристрої Spartan-II FPGA безпосередньо. Дякуємо за вашу підтримку.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top