Вантажно-ROM з ПЛІС

M

meetspraveen

Guest
привіт,
може хто-небудь пояснити мені, як ПЛІС завантажується з диска автоматично включається?
explan логіка?

 
Привіт Praveen,
ПЛІС вступає в режимі JTAG, це дбав про чіп ПК.Після того, JTAG включений ПЛІС конфігурується на основі інформації, присутніх в диску або флеш.Після того, FPGA налаштований то JTAG є інвалідом і ПЛІС входить в нормальну експлуатацію

Якщо у вас сумнівів у можете задати
Спасибі й повагою
satyakumar

 
Привіт Сатьі
так що PowerPC, які дозволять JTAG для завантаження FPGA.where чіпа PowerPC located.on кошти?

 
Привіт Praveen,
У ПЛІС PowerPC присутній, то він може бути зовнішнім в деяких старих версіях FPGA зазвичай це відбувається з флеш
--
 
Привіт Сатья,
таким PowerPC убудований в усі FPGA, Ват є інші твори PowerPC всередині FPGA? чи PowerPC ставиться як основний?

Або
PowerPC прийде як periperal для ПЛІС (FPGA способом поза)? Це пару а дизайн плати?

 
Вкладений файл підключення ППЗУ з FPGA та ПЛІС Acces з пром.Від'їзд це корисно

привіт
Raj
Вибачте, але Ви повинні увійти для перегляду цієї прихильності

 
Привіт Praveen,
Документ, спрямований rajsrikanth пояснює чітко про те, як конфігурації завантажуються в FPGA і пов'язаної логіки.
Існує ніякого сенсу в збереженні PowerPC з боку FPGA, його основна функція полягає в налагодженні ПЛІС.Якщо ми візьмемо PROM її розміри і велику desipates значна кількість енергії під час виконання.Таким чином, свої відходи тримати всередині ПЛІС.Але в останніх версіях PROM FPGA є вбудованим, це Можливе після скорочення деяких недоліків.

 
Thank U Сатья N rajsrikanth тепер я ясно.

 
Видаляється вкладень.
Може хто-PL завантажити його знову

Kinjal

 
Тут прихильності ..

http://www.edaboard.com/viewtopic.php?p=908011 # 908011Додано через 2 хвилини:Чи потрібні деякі інші вкладення ... kidly відповідь з докладною інформацією

 
xapp482.pdf описує особливе положення - завантаження коду програми з ППЗУ у процесор всередині ПЛІС.Однак, більшість ПЛИС, не мають вбудованих процесорів (такі, як PowerPC), і більшість FPGA проектів не використовувати будь-яке м'яке ядро процесора (наприклад, MicroBlaze).

Більшість ПЛІС скачати їх конфігурацію Серійно із спеціального PROM Flash який був розроблений спеціально для розмови з конкретного типу ПЛІС.(ПРОМ-на FPGA-з'єднання не є JTAG.) Деякі ПЛІС можете завантажити їх конфігурації з звичайних паралельних PROM за допомогою регулярних адресу та ліній передачі даних.Ось деякі ПЗУ Xilinx конфігурації:
http://www.xilinx.com/products/silicon_solutions/proms/index.htm

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top