Атрибут LOC - необхідну допомогу

[Vonn]

Привіт всім, Iam намагається виділити FPGA шпильками до моєї мережі в VHDL Iam допомогою атрибута LOC команд як: атрибут LOC: рядок; атрибут LOC тактовою: Сигнал "P91", це нормально, і це працює, але коли IAM намагається виділити шпильки для std_logic_vector тут проблема, якщо я, наприклад - визначені в мої данні особи: InOut std_logic_vector (15 downto 0), а також намагалися використати атрибут для призначення штирові для мого шини даних з використанням: атрибут LOC: рядок ; атрибут LOC даних (0): сигнал "p133"; атрибут LOC даних (1): сигнал "Р137",. . Вона не працює і компілятор дати мені помилка, я думаю, що помилка у формі bit_vector я намагався записати дані замість даних (0), але він не працює і може допомогти будь-який орган

 

[maestor]

Просто цікаво: рулону: Чому ви хочете, щоб ваші контакти LOC в RTL? Я думаю, ви knoe, що ви можете зробити це з допомогою УКУ (наприклад), і замість того щоб використовувати дві лінії LOC атрибут: рядок; атрибут LOC тактовою: Сигнал "P91", ви використовуєте один NET "годинник" LOC = "P91" ; І якщо ви хочете використовувати ваш дизайн в іншому борту / проекту ви повинні змінити ваші RTL знову, resynthesize і відновити його, якщо він seriouslly великий мова може йти про 3-4 годин час будівництва ... використанням УКУ Ви тільки відновити його, ви не повинні створити синтез список з'єднань знову. Я сподіваюся, це допоможе,-maestor

 

[Vonn]

Ви абсолютно праві, але IAM проектування develpment борту, і я хочу докласти деякі приклади кодів з цим форумом, тому я хочу цей код тільки для читання, і це тільки, щоб зробити користувачеві для початку роботи з комплектом .. От і все