АТГН функціональної перевірки

[xypxyp87]

У мене є кілька питань, щоб запитати: Який ваш шаблон формату у функціональній перевірки? Це VCD файл? Якщо це не так, як ваша картина генерувати? Після того, як модель покоління, ви запустите моделювання зворотного зв'язку? І як ви можете зробити у форматі тест вектор перетворення?

 

[vlsi_whiz]

Для функціональної перевірки, ви не використовуєте АТГН. Випробування моделі зазвичай генерується з використанням PERL скриптів і перевірка здійснюється на початковому етапі. АТГН використовується для перевірки схеми після його виготовлення. Схема АТГН генерує necesary моделей для виявлення константних несправностей і інших несправностей в ланцюгах. АТГН використовується в поєднанні з АТС (автоматична Equipement Test) функціонально тестування цифрових схем. VCD файл дампа Вартість Зміна файлу. Він створюється в якості виходу з VHDL / Verilog симуляторів, таких як ModelSim і Північна Кароліна. VCD файли містять входи і виходи отримані після моделювання та інформацію про синхронізацію для кожної зміни введення / виведення.

 

[xypxyp87]

Я знав, що в деяких потужностей компанії, вони випускають свої функції візерунка за допомогою VCD файлами, так як тестер може конвертувати VCD відносної формату, таких як Agilent розумний PG. Але багато раз модель не може добре працювати в тестері. Таким чином, в нашій компанії, ми намагаємося побудувати новий окр реалізувати АТГН функціональної перевірки. До речі, як ви перетворити малюнок формату? Використання Перл, або програмне забезпечення?

 

[silencer3]

VCD файл буде конвертований у формат WGL засобами (наприклад: Mentor ДПФ інструмент), інструмент ДПФ має WGL файл і робить картину класифікації, яка може перевірити функціональність після manufaturing в ASIC. Інструмент перевіряє, чи є ця ж функціональні вектори можуть бути використані для застряг у вині detectiona і робить необхідним покоління моделі та класифікації. при цьому він не зменшує моделей і часу.

 

[lihui002]

Якщо ви можете скинути evcd файл при моделюванні крок використовувати $ dumpports в Verilog, і ви можете прочитати evcd файл в Tmax і Tmax можуть повідомити охоплення шаблон функції, і ви можете записати в іншому форматі в Tmax. Більш докладно ви можете прочитати керівництво Tmax.