F
FLEXcertifydll
Guest
Ієрархічна STA Увійдіть-Off потоку розгортання інтерфейсу логіки Моделювання (ILM) Вернер Браун (wbr@toshiba.de) Технологія / CAE групи Toshiba Electronics Europe GmbH Hansaallee 181, D-40549 Düsseldorf, Німеччина 1. Анотація високої складності конструкцій сьогодні є однією з переважаючих проблем у ASIC здійснення і контролю. В останні роки ми бачили, найчастіше кілька інструментів EDA досягненні своїх меж продуктивності. Як наслідок "нових" методологія стала сучасним для перевірки та реалізації багатомільйонних проектів воріт. Тому EDA постачальники повинні запропонувати ієрархічну докладання своїх коштів, а також кремнію постачальників необхідність здійснення цих утиліт безшовних на знак ASIC-офф потоків. Ця стаття зосереджена на ієрархічній методології в статичній перевірки розгортання Synopsys PT інтерфейсу логіки Моделювання можливостей. Він описує, як ці абстракції моделювання можуть бути використані в статичному терміни реєстрації від потоку. Крім того, він порівнює різні методології абстракції, підкресливши "за" і "проти", із зазначенням типів додатків, для яких вони найкраще підходять, тому що немає Push нижньої рішення, яке охоплює всі типи конструкцій.