| Автор | Повідомлення |
|---|
Пратібху MD
Реєстрація: 01 Mar 2007
Повідомлень: 223
Допомогло: 148
|  17 березня 2009 12:50 Синхронізації або асинхронний дизайн? | | |
|
| Синхронний чи асинхронний дизайн кращим?
Plz мотивувати своє рішення. Async дизайн, як правило, по infered засувки в проектуванні FPGA при синхронізації Дизайн флоп.
Отже, що є найкращою ідеєю проектування? |
|
| Догори | |
 |
Google
AdSense
| 17 березня 2009 12:50 Оголошення | | |
|
|
|
|
| Догори | |
|
khamitkar.ravikant
Реєстрація: 15 липня 2008
Повідомлень: 228
Допомогло: 114
Розміщення: Індія
| 17 березня 2009 13:37 Синхронізації або асинхронний дизайн? | | |
|
| Завжди краще мати Sync. Дизайн і перевернути вихідний флоп в зазначений час є передбачуваними, і події на годинник відбутися події так що завжди краще використовувати Sync. дизайн.
If U Go для асинхронний. Дизайн то виконання FPGA отримати hamperd та і не отримаєте кращі результати.
якщо і хочуть, щоб перевірити таким же навіть Xilinx дає таке ж попередження, коли мова U використання шаблонів.
U може піти на Xilinx ISE Змінити's -> Мова шаблон -> VHDL -> синтез побудуємо -> кодування приклад -> U, а потім може перевірити будь-який із прикладів якого є синхронізація. або асинхронний.
Xilinx будуть давати попередження про асинхронний. конструкцій.
перевірити це. |
|
| Догори | |
|
Пратібху MD
Реєстрація: 01 Mar 2007
Повідомлень: 223
Допомогло: 148
| 18 березня 2009 5:25 Re: синхронізація або асинхронний дизайн? | | |
|
| По-перше я хотів би подякувати Вам за ответ.
Я спробував Async D тригера в ISE. Але я не отримав будь-яких попереджень. Я використовую ISE 9.1
Чи можете ви запропонувати PLZ Як я можу дізнатися Терміни аналіз у проектуванні інтерфейсу? Я маю на увазі будь-яких інструментів пробну версію? |
|
| Догори | |
|
числення
Реєстрація: 23 липня 2002
Повідомлень: 157
Допомогло: 5
| 18 березня 2009 20:11 Re: синхронізація або асинхронний дизайн? | | |
|
| Пратібху MD,
Що таке Async-тригера в VHDL / Verilog?
Фліп-флоп те, що фактично робить дизайн синхронні, оскільки вона є елементом частоті. Інші цифрові ланцюга таких як AND, OR, XOR й перемикачі є асинхронні пристрої, але тригерів і лічильників змін на годинник країв і захоплення державою іншого пристрою асинхронний.
Ви можете забрати книгу про Digital Design отримати знайомиться з деякими поняттями. Істинно Async дизайн повинен бути ще нижче альтернативну владу для синхронізації з дизайном у вас немає вільного ходу годинника.
Більшість конструкцій у ПЛІС / ASICs є Sync дизайни. Или, по крайней мере, вони намагаються бути! 
Radix |
|
| Догори | |
|
